[17p-P7-1~21] 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

[17p-P7-2] スパッタエピタキシー法を用いた完全圧縮歪SiGe薄膜形成技術

〇(M1)青柳 耀介¹、本橋 叡¹、出蔵 恭平¹、大久保 克己¹、広瀬 信光²、笠松 章史²、松井 敏明²、塚本 貴広¹、須田 良幸¹ (1.東京農工大院工、2.情報通信研究機構)

キーワード：半導体