Rui Liang

発表者・著者、共著者

2019年9月19日(木) 09:00 〜 12:00 E304 (E304)

一般セッション(口頭講演)
| 13 半導体
| 13.4 Si系プロセス・Si系薄膜・MEMS・装置技術

[19a-E304-1~12] 13.4 Si系プロセス・Si系薄膜・MEMS・装置技術

11:30 〜 11:45

▼ [19a-E304-11] Annealing Effect on Room-Temperature-Deposited SiO₂Liner for Multichip-to-Wafer 3D Integration Process

〇(M2C)Rui Liang¹、Sungho Lee¹、Yuki Miwa¹、Kousei Kumahara¹、Hisashi Kino³、Takafumi Fukushima²、Tetsu Tanaka^1,2 (1.BME of Tohoku Univ.、2.ME of Tohoku Univ.、3.FIRS of Tohoku Univ.)