[18a-B11-1~11] 13.5 デバイス／配線／集積化技術

[18a-B11-3] 非対称S/D構造による閾値ばらつきを抑制したメモリ向け駆動トランジスタの縮小

〇深瀬 和也¹、小田 穣¹、宮田 俊敬¹、岡本 浩樹¹、外園 明¹、伊藤 勇¹、小山 正人¹ (1.東芝メモリ)

キーワード：非対称トランジスタ

半導体メモリにおいて、チップあたりのコストを低下させるためにはメモリセルの微細化に併せ、メモリ向け駆動トランジスタの縮小が重要となる。本研究では、メモリ向け駆動トランジスタとしてSource/Drain非対称トランジスタを提案し、閾値ばらつきとドレイン耐圧を考慮しながら、ゲート長縮小が可能であるかを検討した。