[10p-W351-1~9] CS.8 Code-sharing Session of 9.4 & 12.3 & M

△ [10p-W351-6] Optimization of SiO₂ Insulating Layer and Si-substrate Thickness in Planar Si-nanowire Thermoelectric Generator

〇Motohiro Tomita¹, Takashi Matsukawa², Takeo Matsuki^1,2, Takanobu Watanabe¹ (1.Waseda Univ., 2.AIST)

Keywords:Silicon, Thermoelectric, Thermal circuit

我々はこれまで、SOIウェハ上にSiナノワイヤ(NW)を空中架橋せず直接置いた熱電発電デバイスを考案し、SiNWが短くなるほど高い発電密度が得られることを示した。SiNWとSi基板を絶縁するSiO₂層には最適な膜厚があることを過去に報告した。しかし、最適膜厚が決まる法則は未解明だった。本研究では等価熱回路モデルによって、発電密度を最大にする最適なSiO₂層膜厚がどのようにして決まるかを調査した。