The 68th JSAP Spring Meeting 2021

Presentation information

Oral presentation

13 Semiconductors » 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[16a-Z26-1~11] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

Tue. Mar 16, 2021 9:00 AM - 12:00 PM Z26 (Z26)

Hiroshi Inokawa(Shizuoka Univ.), Takahiro Mori(AIST)

9:30 AM - 9:45 AM

[16a-Z26-3] A Study on improvement of output characteristics of tunnel FET

〇(B)Riku Fujii1, Shiro Mita1 (1.Nihon Univ.)

Keywords:TFET

近年普及が進んでいるIoTデバイスでは,設置性を高める等の理由等から,環境発電による微弱電力での動作が求められている.低消費電力化のために,急峻なサブスレッショルド特性を有するSteep-slope transistorが求められている.中でも我々は,作製工程がMOSFETと類似したトンネルFET (TFET)について注目し,駆動電流向上について研究を行ってきた.しかし,TFETにおけるID-VD特性の立ち上がりは,従来のMOSFETに比べ緩やかであり,CMOS回路に適用した際のスイッチング時間が長くなる.そこで今回,Id-Vd特性の立ち上がり特性改善を目的に,TFETへのDouble gate構造の適用に関してデバイスシミュレーションを用いて検討を行った.