[17p-Z26-1~15] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

△ [17p-Z26-12] Experimental study of contact resistivity between InAs/Ni-InAs and extraction methodology

〇(M2)Jun Takeyasu¹, Kei Sumita¹, Kasidit Toprasertpong¹, Mitsuru Takenaka¹, Shinichi Takagi¹ (1.Univ. of Tokyo)

Keywords:InAs, contact resistivity, TLM

Ni-InAs source/drain (S/D) nMOSFETは低温プロセスでS/Dを形成できること、InAsが金属と負のショットキーバリア高さを示す為に接触抵抗が低いこと等から3次元集積CMOSに有望な技術として期待されている。本研究ではコンタクト抵抗を測定する為の従来のテスト構造であるMulti-Sidewall TLMを改良し測定精度を向上した構造をInAs-OI上で作製した。測定結果を理論計算と比較することで、InAs/Ni-InAsにおいてバリアフリーの界面が実現され、極めて低いコンタクト抵抗が実現されることを示した。