[17p-Z26-1~15] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[17p-Z26-4] [The 12th Silicon Technology Division Young Researcher Award Speech] Model Prediction of Energy Profiles of Plasma Process-Induced Defects in Si Substrates Using Capacitance-Voltage Method

〇Takashi Hamano^1,2, Keiichiro Urabe¹, Koji Eriguchi¹ (1.Kyoto Univ., 2.JSPS Research Fellow)

Keywords:Plasma-Induced Damage, Energy Profile, Capacitance-Voltage Method

プラズマプロセス誘起欠陥は特徴的な物理的深さプロファイル，バンドギャップ内のエネルギー準位分布を有し，様々な形態をとりうる．Si基板表面の欠陥に対して，特に深さプロファイルに焦点を当てた解析が進められてきたが，エネルギー準位分布の解析手法確立には至っていない．本研究では，Si基板内の様々な欠陥準位分布を考慮した電気特性予測手法を構築し，特徴的な実験結果と比較することでギャップ内欠陥準位分布を予測した．