[21p-P12-1~54] 17 Nanocarbon Technology(Poster)

[21p-P12-47] Charge trap memory based on MoS₂ with the WO_x trap layer

〇(M1)Naoya Nomura¹, Mitsuru Inada¹, Keiji Ueno², Mahito Yamamoto¹ (1.Kansai Univ., 2.Saitama Univ.)

Keywords:2D semiconductors, Molybdenum disulfide, Charge trap memory

本研究では、MoS₂原子層と高密度電荷トラップとして機能する二次元酸化タングステン(WO_x)とをファンデルワールス積層させることで、高性能電荷トラップメモリを作製した。二次元WO_xと積層させたMoS₂ FETはドレイン電流―ゲート電圧特性においてヒステリシスを示し、さらに多値動作をすることが分かった。