[17a-A403-1~10] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[17a-A403-7] Back Bias and Hysteresis Effect of Cryogenic 200 nm SOI MOSFET

〇Takayuki Mori¹, Tatsukichi Sugii¹, Ryusei Ri¹, Hiroshi Oka², Takahiro Mori², Jiro Ida¹ (1.Kanazawa Inst. of Tech., 2.AIST)

Keywords:MOSFET, SOI, Cryogenic

量子コンピュータの量子ビット数を増やすためには配線数の増大及びそこからの熱流入がボトルネックとなっており, 解決のためにCryo-CMOS技術の研究開発が行われている. その中で, SOI技術は基板バイアスによってしきい値電圧を制御することが可能なため, 低消費電力Cryo-CMOSの実現が期待できる. 本稿では, ラピスセミコンダクタ社の200 nm SOI MOSFETを用いて極低温下(3 K)における基板バイアス効果及び3 K下でのみ起こる履歴現象を確認したので報告する.