2016年第63回応用物理学会春季学術講演会

講演情報

一般セッション(ポスター講演)

13 半導体 » 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

[21p-P17-1~26] 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

2016年3月21日(月) 16:00 〜 18:00 P17 (屋内運動場)

16:00 〜 18:00

[21p-P17-6] DCマグネトロンスパッタによるSi(001)基板上へのGe薄膜の形成

〇(PC)大塚 慎太郎1、森 貴洋1、森田 行則1、内田 紀行1、柳 永勛1、大内 真一1、更田 裕司1、右田 真司1、昌原 明植1、松川 貴1 (1.産総研)

キーワード:ゲルマニウム、ヘテロエピタキシャル成長、トンネル電界効果トランジスタ

トンネル電界効果トランジスタ(TFET)では、小さい電源電圧でON電流を増加しつつ高いON/OFF比を得るためにトンネル確率の増大が課題である。そのためには、Ge/Siヘテロ構造の導入によりトンネル距離を低減することが有効である。そこで本稿では成長温度と成膜レートを独立に制御できる利点を有するスパッタを用いて極薄Ge/Si(001)ヘテロ構造を形成し、成長温度がGe層の膜平坦性と膜質に与える影響を議論する。