[17a-C101-1~11] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

△ [17a-C101-5] Off Current Reduction of BG poly-Si TFT by PLAS Process

〇Ryosuke Mochii¹, Mami N. Fujii¹, Yasuaki Ishikawa¹, Yuta Sugawara², Nobutake Nodera², Takao Matsumoto², Yukiharu Uraoka¹ (1.NAIST, 2.SDP Corp.)

Keywords:Si, Laser crystallization, Device Simulation

大型ディスプレイを駆動させるTFTの主流材料であるa-Siは，材料由来の低移動度により高速駆動に課題がある．poly-Siを利用する場合，ELAなどの結晶化装置による大型化が困難である．そこで我々は，部分照射レーザーアニールシリコン（PLAS）プロセスを用いて大型基板上のa-Si TFTのチャネル位置をpoly-Si化し，高移動度TFTを実現した．本研究では，poly-Si TFT特有のオフ電流低減を目指したPLASプロセス特有のTFT構造をデバイスシミュレーションを用いて検討した．