[17a-C101-1~11] 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

△ [17a-C101-5] PLASプロセスを用いたBG poly-Si TFTのオフ電流抑制

〇餅井 亮介¹、藤井 茉美¹、石河 泰明¹、菅原 祐太²、野寺 伸武²、松本 隆夫²、浦岡 行治¹ (1.奈良先端大、2.堺ディスプレイ)

キーワード：シリコン、レーザー結晶化、デバイスシミュレーション

大型ディスプレイを駆動させるTFTの主流材料であるa-Siは，材料由来の低移動度により高速駆動に課題がある．poly-Siを利用する場合，ELAなどの結晶化装置による大型化が困難である．そこで我々は，部分照射レーザーアニールシリコン（PLAS）プロセスを用いて大型基板上のa-Si TFTのチャネル位置をpoly-Si化し，高移動度TFTを実現した．本研究では，poly-Si TFT特有のオフ電流低減を目指したPLASプロセス特有のTFT構造をデバイスシミュレーションを用いて検討した．