[17p-P8-1~24] 13.5 デバイス／集積化技術

[17p-P8-6] スパッタエピタキシー法によるSiGeHEMTの低温成膜プロセスの静特性評価

〇大久保 克己¹、青柳 耀介¹、本橋 叡¹、出蔵 恭平¹、広瀬 信光²、笠松 章史²、松井 敏明²、塚本 貴広¹、須田 良幸¹ (1.東京農工大院工、2.情報通信研究機構)

キーワード：SiGe、高電子移動度トランジスタ、スパッタエピタキシー