[18p-P14-1~19] 15.6 Group IV Compound Semiconductors (SiC)

[18p-P14-5] Evaluation of CMP surface quality for high reliabilities of SiC devices

〇Shinya Hirano^1,2, Keiichi Yamada^1,3, Akira Miyasaka^1,4, Susumu Tsukimoto^1,5, Keiko Masumoto¹, Junji Senzaki¹, Kenji Kawata¹, Tomohisa Kato¹, Hajime Okumura¹ (1.AIST, 2.FUJIMI INCORPORATED, 3.TORAY Research Center, Inc., 4.SHOWA DENKO K.K., 5.JFE Techno-Research Corporation)

Keywords:Silicon Carbide, Chemical Mechanical Polishing, high reliabilities of SiC devices

SiCのCMP工程はダメージレスな超平滑面の実現と高生産性化の要求がある。我々は高速CMPプロセス開発を行ってきたが、デバイスレディ面質を実証済みの高面質CMPプロセスとの面質比較では、表面傷や平滑度の観点からは殆ど同等といえる結果を得たものの、高温水素エッチングを行うとバンチドステップ密度に明瞭な差が確認された。我々はCMPの加工条件や面質と①エピ特性との相関、②デバイス特性への影響を明確にし、デバイスの高信頼性化に必要な加工品質の明確化と更なるCMPの高品質化を目的とした。二種類の条件を用いてCMPしたウェハ上にエピ後MOSキャパシタを作製しTDDB評価を行った。さらにミラー式電子顕微鏡評価を行い電特結果とCMPの課題等について議論する。