The 65h JSAP Spring Meeting, 2018

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

[20p-C101-1~11] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

Tue. Mar 20, 2018 1:45 PM - 4:45 PM C101 (52-101)

Reo Kometani(Univ. of Tokyo)

4:00 PM - 4:15 PM

[20p-C101-9] Laser-Via Process in Half-Inch Sized Package Fabricated by Minimal Fab (II)

Fumito Imura1,2, Tomoaki Kageyama1,3, Michihiro Inoue1, Arami Saruwatari1, Sommawan Khumpuang1,2, Shiro Hara1,2 (1.AIST, 2.MINIMAL, 3.Tottori Univ.)

Keywords:Minimal Fab

我々はミニマルファブによるハーフインチサイズパッケージの開発を進めてきた。本プロセスのレーザビア加工では、ビア底にモールド樹脂の残渣(スミア)や、モールド樹脂に含有しているガラス系の球状の粒(シリカフィラー)がビア底に残存しやすく、これらがビア底でのウェハ上電極パッドとCu配線との電気的接続を阻害する要因となっていた。今回、レーザビア加工プロセスとその後の洗浄プロセスを行い、ビアの電気的導通を評価したので報告する。