The 80th JSAP Autumn Meeting 2019

Presentation information

Oral presentation

13 Semiconductors » 13.3 Insulator technology

[19p-E305-1~15] 13.3 Insulator technology

Thu. Sep 19, 2019 1:45 PM - 5:45 PM E305 (E305)

Toshifumi Irisawa(AIST), Kiyoteru Kobayashi(Tokai Univ.)

2:15 PM - 2:30 PM

[19p-E305-3] Effect of process conditions on properties of an OER- CVD SiO2 film at room temperature

Takayuki Hagiwara1, Naoto Kameda1, Toshinori Miura1, Yoshiki Morikawa1, Mitsuru Kekura1, Ryoji Kosugi2, Ken Nakamura2, Hidehiko Nonaka2 (1.Meidensha Corp., 2.AIST)

Keywords:ozone oxidation, CVD, SiO2 film

室温成膜技術は、有機ELディスプレイ等フレキシブルエレクトロニクス分野で用いられる耐熱性の低いフレキシブル基板上でのデバイス作製プロセスに必要である。我々は、CVD成膜温度の低温化のため、高純度(約100%)オゾンガスとエチレンガスの反応によるOHラジカル生成技術 (OER法)をCVDに適用し、室温でのSiO2成膜を可能にした。今回、プロセス条件を変えて成膜し、室温成膜で求められる膜質特性について報告する。