[14a-A305-1~11] 13.4 Si processing /Si based thin film / MEMS / Equipment technology

[14a-A305-6] Development of 2-Layer Al Wiring process by Minimal Fab (2)

〇Kazuhiro Koga¹, Masashi Kase², Kazushige Sato¹, Sommawan Khumpuang^1,2, Shiro Hara^1,2 (1.MIN IMAL, 2.AIST)

Keywords:Minimalfab, Al wiring, Via chain resistanse

現在、TiNゲートSOI CMOSプロセスを基本とした集積化デバイスやセンサー等への適用フェーズに来ており、集積化や複雑な回路構成に対応する為には多層配線化が必須である。配線プロセスでは下層Alと上層Alとのビアコンタクトが重要である。今回は前回（19秋季講演会）の1～4μm^□ビアに引き続き、0.5μm^□ビアの導通を狙いとした2層Al配線プロセスを検討した。