[12a-N102-1~9] 8.2 Plasma deposition of thin film, plasma etching and surface treatment

[12a-N102-5] [Young Scientist Presentation Award Speech] Admittance Analysis of Defect Creation near Dielectric/Si Interface by Plasma Exposure

〇Tomohiro Kuyama^1,2, Keiichiro Urabe¹, Koji Eriguchi¹ (1.Kyoto Univ., 2.JSPS Research Fellow)

Keywords:Plasma-induced damage, MIS structure, Si substrate

半導体/絶縁体界面近傍に存在する欠陥は，電子デバイス動作時にノイズ増大や信頼性劣化を引き起こすことが知られている．これまで我々は，プラズマ曝露により界面近傍の絶縁膜側に形成される欠陥（ボーダートラップ）評価に等価回路モデルを適用して解析してきた．今回，欠陥形成領域が広いプラズマ曝露（Heプラズマ）で想定される界面近傍のSi基板側における欠陥形成機構を，MIS構造へのバイアス印加を最適化することで解析した．