[5p-C17-1~17] 13.8 化合物及びパワー電子デバイス・プロセス技術

[5p-C17-12] DLTS法を用いたLP-CVD SiO₂/GaNの界面準位評価

〇上田 博之¹、森 朋彦¹、樹神 雅人¹、長里 喜隆²、富田 英幹²、加藤 孝三² (1.豊田中研、2.トヨタ自動車)

キーワード：GaN、酸化膜、DLTS

GaNエピ基板上にLP-CVD法で高温成膜した酸化膜（High Temperature Oxide : HTO膜）を用いたGaN MOSキャパシタの界面特性をDLTS法で評価した。基板温度を高くすると伝導帯付近の浅い界面準位密度が低減することがわかった。