The 80th JSAP Autumn Meeting 2019

Presentation information

Oral presentation

13 Semiconductors » 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[18p-B11-1~14] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

Wed. Sep 18, 2019 1:15 PM - 5:00 PM B11 (B11)

Masaharu Kobayashi(Univ. of Tokyo), Shinji Migita(AIST), Hitoshi Wakabayashi(Tokyo Tech)

2:00 PM - 2:15 PM

[18p-B11-4] Proposal of New Structure PN-Body-Tied SOI-FET for Leakage Current Reduction

Takayuki Mori1, Jiro Ida1, Hiroki Endo1 (1.Kanazawa Inst. of Tech.)

Keywords:floating body effect, SOI MOSFET, steep subthreshold slope

近年, MOSFETの理論下限である60 mV/decを切る急峻なSubthreshold Slope (SS)を持つsteep slope devicesの研究が盛んに行われている. その中で, 我々は“PN-Body-Tied (PNBT) SOI-FET”と呼ぶデバイス構造を提案し, 1 mV/decを切る非常に急峻なSSを実現している. しかし, PNBT SOI-FETではターンオフ時にリーク電流が流れることが分かっている.
本稿ではそのリーク電流を抑えるために, 新構造PNBT SOI-FETを提案する. 提案構造では, 各種電圧の制御を工夫することでリーク電流を削減し, 高速動作が可能になる.