[15p-D215-1~11] 7.3 Micro/Nano patterning and fabrication

[15p-D215-3] Computational Prediction of Lithography DTCO for Ultra-low power AI-Edge Chips

〇Kazuya Kadota¹ (1.Nanosciencelab)

Keywords:AI-Edge Chips, Ultra-Low Power, Lithography DTCO

人工知能時代の到来により、超微細デバイスの必要性はAIエッジチップアプリケーションに拡大され、最先端の産業として重要な地位になった。 近未来のAIエッジチップは、必然的に高集積化とサブナノメータリソグラフィに移行するが、本論文は、リソグラフィ分野のDTCO（設計・技術同時最適化）の観点から、超低消費電力のキャッシュSRAMを対象として、そのデバイス性能に関する計算機予測を行った。その結果、超低消費電力での安定動作の鍵となる電源電圧（Vdd）を0.3V～0.4Vに低減でき、動作エネルギーを約9％に削減できることが分かった。