[19p-Z24-1~10] 13.4 Si processing /Si based thin film / MEMS / Equipment technology

[19p-Z24-2] Study of TiN Gate SOI-CMOS process shrink by minimal fab

〇Kazuhiro Koga¹, Y. X. Liu², Fumito Imura^1,2, Masashi Kase², Shuichi Noda², Kazumasa Nemoto², Sommawan Khumpuang^1,2, Shiro Hara^1,2 (1.MINIMAL, 2.AIST)

Keywords:shrink, Fully-Depleted Silicon On Insulator

今後のミニマルファブの基幹となるCMOSデバイス（完全空乏型SOI-CMOS）のシュリンクに向けたプロセスについて述べる。SOI基板活性層Si層の薄膜化、ミドルギャップのTiNゲート材適用、浅い熱拡散層、ゲート長4～0.5μm等の主なプロセスを適用検討中であり、その全体像について述べる。