2018 International Conference on Solid State Devices and Materials

2018年9月9日〜 2018年9月13日
University of Tokyo

検索条件
検索フィルタ

検索条件

フリーワード
タイトル
発表者、著者・共著者
所属

検索条件

設定なし

検索フィルタ

この条件でさらに絞り込みできます。

発表者、著者・共著者

なし

所属

なし

922件中(661 - 670)

« 前へ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
次へ »

[PS-1-06] Mechanism of Ohmic Contacts on Sb- and Bi-based layers on Si and Ge

Y. Guo^1,2, H. Zhang^1,3,^○J. Robertson¹ (1.Cambridge Univ. (UK), 2.Swansea Univ. (UK), 3.Peking Univ. (China))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-07] Stochastic Simulation of Breakdown Process for High-k Dielectrics

^○W. Liu¹, B. Chen¹, S. Gao¹, Z. Zheng¹, Y. Zhao¹ (1.Zhejiang Univ. (China))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-08] Analysis and Optimization of Device Parameters on Super-Steep Subthreshold Slope PN-Body Tied SOI-FET

^○T. Mori¹, J. Ida¹ (1.Kanazawa Inst. of Tech. (Japan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-09] [No-show]A Synaptic Transistor Featuring SiGe Quantum Well and Charge-Trap Layer for Short- and Long-Term Potentiation towards Neuromorphic System Application

^○E. Yu¹, W. Sun², J.H. Seo³, I.M. Kang⁴, H. Shin², S. Cho¹ (1.Gachon Univ. (Korea), 2.Ewha Woman’s Univ. (Korea), 3.Seoul National Univ. (Korea), 4.Kyungpook National Univ. (Korea))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30

[PS-1-10] N⁺/P Hybrid Poly-Si Shell Structure Junctionless Field-Effect Transistors by Electron Beam Lithography Dosage Adjusted Method

^○M.J. Tsai¹, Y.Y. Chiang¹, Y.C. Wu¹ (1.National Tsing Hua Univ. (Taiwan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-11] Performance Analysis of Gate-All-Around Negative Capacitance Stacked Nanowire and Negative Capacitance Nanosheet FETs

^○Z.T. Lin¹, P.C. Chiu¹, V.P.H. Hu¹ (1.National Central Univ. (Taiwan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-12] Ambipolar operation of asymmetric Ge Schottky tunneling source field-effect transistor fabricated on Ge-on-Insulator

^○K. Yamamoto¹, K. Nakae¹, D. Wang¹, H. Nakashima¹, Z. Xue², M. Zhang², Z. Di² (1.Kyushu Univ. (Japan), 2.Chinese Academy of Sci. (China))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-13] Stability Analysis of Subthreshold/Superthreshold Negative Capacitance FinFET SRAM Cell

^○Z.A. Zheng¹, P.C. Chiu¹, V.P.H. Hu¹ (1.National Central Univ. (Taiwan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-14] Improvement in GaAsSb/InGaAs double-gate tunnel FET using thermal evaporation for gate electrode and Al₂O₃/ZrO₂ for gate insulator

^○R. Aonuma¹, N. Kise¹, Y. Miyamoto¹ (1.Tokyo Tech (Japan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

[PS-1-15] Significant Improvement in Electrical Characteristics of FinFETs by Trilayer High-k Gate Dielectric

^○S.H. Hsu¹, K.S. Chang-Liao¹, Y.L. Li¹, C.H. Huang¹, D.B. Ruan¹, S.F. Tsai¹, M.Y. Chen¹ (1.National Tsing Hua University (Taiwan))

2018 International Conference on Solid State Devices and Materials |2018年9月13日(木) 11:00 〜 13:30 |PDF ダウンロード

922件中(661 - 670)

« 前へ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
次へ »

▲