2015 International Conference on Solid State Devices and Materials

2015年9月27日〜 2015年9月30日
Sapporo Convention Center, Sapporo, Japan

検索条件
検索フィルタ

検索条件

フリーワード
タイトル
発表者、著者・共著者
所属

検索条件

設定なし

検索フィルタ

この条件でさらに絞り込みできます。

発表者、著者・共著者

なし

所属

なし

894件中(211 - 220)

« 前へ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
次へ »

[J-6-4] Origin of Low Channel Mobility and Threshold Voltage Instability of SiC-MOSFETs

^○H. Shiomi¹, H. Kitai¹, M. Tsujimura¹, Y. Kiuchi¹, D. Nakata², S. Ono², K. Kojima¹, K. Fukuda¹, K. Sakamoto¹, K. Yamasaki², H. Okumura¹ (1.AIST, 2.New Japan Radio Co., Ltd(Japan))

2015 International Conference on Solid State Devices and Materials |2015年9月30日(水) 10:00 〜 10:15 |PDF ダウンロード

[K-1-1] (Invited) Novel Steep-Slope Switch Device with Improved Figures of Merit (FOM) through Mechanism Engineering for Ultra-Low-Power Applications

^○R. Huang, Q. Huang, C. Wu, J. Wang, H. Zhu, C. Chen, L. Guo, Y. Wang (1.Peking Univ.(China))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 14:00 〜 14:30 |PDF ダウンロード

[K-1-2] Design of Complementary Raised-Drain Tunneling FET for Ultra-Low Voltage Applications

^○Y. B. Zhao¹, E. R. Hsieh¹, C. H. Chien¹, S. S. Chung¹ (1.National Chiao Tung Univ.(Taiwan))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 14:30 〜 14:50 |PDF ダウンロード

[K-1-3] Steep Subthreshold Swing Metal-Oxide-Semiconductor Field-Effect Transistors Utilizing Nonlinear Gate Dielectric Insulators

^○H. Ota^1,3, S. Migita^1,3, K. Fukuda¹, A. Toriumi^2,3 (1.AIST, 2.Univ. of Tokyo, 3.JST-CREST(Japan))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 14:50 〜 15:10 |PDF ダウンロード

[K-1-4] Variation Analysis for Ultra-Low Voltage 8T Tunnel FET SRAM Using Closed-Form Analytical Model of Static Noise Margin

^○H. Fuketa¹, S. O'uchi¹, K. Fukuda¹, T. Mori¹, Y. Morita¹, M. Masahara¹, T. Matsukawa¹ (1.AIST(Japan))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 15:10 〜 15:30 |PDF ダウンロード

[K-1-5] Performance Improvement in Lattice Matched SiGeSn/GeSn P-Channel TFET with Type-II Staggered Tunneling Junction

^○H. Wang¹, G. Han^1,2, Y. Liu¹, C. Zhang², Y. Hao² (1.Chongqing Univ., 2.Xidian Univ.(China))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 15:30 〜 15:50 |PDF ダウンロード

[K-2-1] (Invited) Ge CMOS Devices and Logic Circuits

^○H. Wu, P. D. Ye (1.Purdue Univ.(USA))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 16:05 〜 16:35 |PDF ダウンロード

[K-2-2] Impact of Bandstructure Effects in III-V nMOSFETs

G. Hiblot^1,3, Q. Rafhay³, G. Mugny^1,2, T. Ferrotti^1,2, G. Ghibaudo³, ^○F. Boeuf¹ (1.STMicrolectronics, 2.CEA-LETI, 3.IMEP-LAHC(France))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 16:35 〜 16:55 |PDF ダウンロード

[K-2-3] High Performance Low Thermal Budget Ge n- and p-MOSFETs by using Ion Implantation after Germanidation Technique

^○W. H. Chang¹, H. Ota¹, T. Maeda¹ (1.AIST(Japan))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 16:55 〜 17:15 |PDF ダウンロード

[K-2-4] Steep-Slope Tunnel FET using InGaAs-InP Core-Shell Nanowire/Si Heterojunction

^○K. Tomioka^1,2, F. Ishizaka¹, J. Motohisa¹, T. Fukui¹ (1.Hokkaido Univ., 2.JST-PRESTO(Japan))

2015 International Conference on Solid State Devices and Materials |2015年9月28日(月) 17:15 〜 17:35 |PDF ダウンロード

894件中(211 - 220)

« 前へ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
次へ »

▲