一般セッション(ポスター講演)

[18p-P10-1~13] 13.6 Siデバイス／集積化技術

2013年9月18日(水) 13:30 〜 15:30 P10 (デイヴィス記念館 )

△：奨励賞エントリー
▲：英語発表
▼：奨励賞エントリーかつ英語発表
空欄：どちらもなし

+全てマイスケジュールに登録

13:30 〜 15:30

[18p-P10-1] Si/SiGe系非対称2重量子井戸p-RTD

^○前田裕貴，塚本貴広，須田良幸 (東京農工大　院工)

13:30 〜 15:30

△ [18p-P10-2] 酸化濃縮基板へのSb ドーピングにより作製した極薄膜Ge-on-Insulator nMOSFETs

^○（M2）金佑彊¹，忻宇飛¹，金栄現¹，金相賢¹，長田剛規²，秦雅彦²，竹中充¹，高木信一¹ (東大¹，住友化学²)

13:30 〜 15:30

[18p-P10-3] 固相エピタキシー法によるSi(111)基板上のGeSn-pMOSFETs

^○前田辰郎¹，Jevasuwan Wipakorn¹，服部浩之¹，内田紀行¹，J. -P. Locquet²，R. R. Lieten^{2, 3} (産総研¹，KU Leuven²，IMEC³)

13:30 〜 15:30

[18p-P10-4] 3次元集積回路のための多結晶Ge Junctionless Tri-gateトランジスタ

鎌田善己，^○上牟田雄一，池田圭司，古瀬喜代恵，小野瑞城，小田穂，守山佳彦，臼田宏治，小池正浩，入沢寿史，黒澤悦男，手塚勉 (産総研ＧＮＣ)

13:30 〜 15:30

[18p-P10-5] プラズマ酸化GeO_x界面層挿入によるひずみGeナノワイヤMOSFETの移動度およびカットオフ特性の改善

^○池田圭司，上牟田雄一，守山佳彦，小野瑞城，臼田宏治，小田穣，入沢寿史，古瀬喜代恵，手塚勉 (産総研GNC)

13:30 〜 15:30

[18p-P10-6] 3次元積層集積化による高移動度InGaAs/Ge CMOSの動作実証

^○入沢寿史¹，小田穣¹，上牟田雄一¹，守山佳彦¹，池田圭司¹，三枝栄子¹，Jevaswan Wipakorn¹，前田辰郎¹，市川麿²，長田剛規²，秦雅彦²，手塚勉¹ (産総研GNC¹，住友化学²)

13:30 〜 15:30

[18p-P10-7] Si 上のIII-V ナノワイヤチャネルの性能向上と酸化膜厚依存性

^○冨岡克広^1,2，吉村正利¹，福井孝志¹ (北大院情報科学および量子集積センター¹，JSTさきがけ²)

13:30 〜 15:30

[18p-P10-8] ナノワイヤトランジスタのBSIM4 モデルパラメータ抽出

^○田中千加，齋藤真澄，太田健介，沼田敏典，松下大介 (東芝　研究開発センター)

13:30 〜 15:30

[18p-P10-9] 低誘電率SiCN膜の不揮発性メモリデバイスへの応用(Ⅱ)

^○内藤慎二¹，名切秀一²，伊藤佳奈²，白岩央亘²，小林清輝^1,2 (東海大院工¹，東海大工²)

13:30 〜 15:30

[18p-P10-10] Isochronal annealing法によるMOSFET絶縁膜トラップの評価

^○山川市朗，與名本欣樹 (日立横浜研)

13:30 〜 15:30

[18p-P10-11] チップ間信号伝送のためのオンチップダイポールアンテナ

^○（M1）橋本憲治，杉谷拓海，久保田慎一，吉川公麿 (広島大ナノデバイス研)

13:30 〜 15:30

[18p-P10-12] オンチップインダクタの超広帯域特性

^○（M1）王密田，Azhari Afreen，十河健太，吉川公麿 (広島大ナノデバイス研)

13:30 〜 15:30

▲ [18p-P10-13] A DC-27 GHz -30 dB Isolation Tx/Rx Single Pole Double Throw (SPDT) Switch for Gaussian Monocycle Pulse Transmission

^○Azhari Afreen，Kenta Sogo，Mitian Wang，Akihiro Toya，Takamaro Kikkawa (広島大)

一般セッション(口頭講演)

[19a-C8-1~12] 13.6 Siデバイス／集積化技術

2013年9月19日(木) 09:00 〜 12:15 C8 (TC3 2F-201)

△：奨励賞エントリー
▲：英語発表
▼：奨励賞エントリーかつ英語発表
空欄：どちらもなし

+全てマイスケジュールに登録

09:00 〜 09:15

[19a-C8-1] 「講演奨励賞受賞記念講演」（15分）ランダムテレグラフノイズによる動的なゲート電圧印加中のSi MOSFETドレイン電流変動

^○馮ウェイ^1,2，山田啓作^1,2，大毛利健治^1,2 (筑波大¹，JST-CREST²)

09:15 〜 09:30

[19a-C8-2] 電子捕獲履歴現象を利用した多値ランダムテレグラフノイズの解析(I)：関与している酸化膜トラップの数と荷電状態の判定

^○土屋敏章¹，田村直義²，榊谷明仁²，園田賢一郎²，亀井政幸²，山川真弥²，桑原純夫² (島根大総合理工¹，半導体理工学研究センター²)

09:30 〜 09:45

[19a-C8-3] 電子捕獲履歴現象を利用した多値ランダムテレグラフノイズの解析(II)：個々の酸化膜トラップの評価

^○土屋敏章¹，田村直義²，榊谷明仁²，園田賢一郎²，亀井政幸²，山川真弥²，桑原純夫² (島根大総合理工¹，半導体理工学研究センター²)

09:45 〜 10:00

△ [19a-C8-4] pMOSFETsにおけるチャネルへの歪印加によるランダム・テレグラフ・ノイズ低減の検討

^○陳杰智，東悠介，平野泉，三谷祐一郎 (東芝研発セ　)

10:00 〜 10:15

△ [19a-C8-5] 高エネルギーイオンプローブを用いたSOI-SRAMソフトエラー発生率のBOX下生成電荷依存性

^○迫間昌俊¹，阿保智¹，若家冨士男¹，牧野高紘²，小野田忍²，大島武²，岩松俊明³，尾田秀一³，高井幹夫¹ (阪大極限センター¹，日本原研²，ルネサスエレクトロニクス³)

休憩　（10:15 〜 10:30）

10:30 〜 10:45

[19a-C8-6] FinFETの電流立ち上がり電圧ばらつきの解析：金属ゲート仕事関数ばらつきの影響

^○松川貴，柳永勛，塚田順一，遠藤和彦，山内洋美，石川由紀，大内真一，水林亘，太田裕之，右田真司，森田行則，昌原明植 (産総研ナノエレ部門)

10:45 〜 11:00

[19a-C8-7] ペアトランジスタセルアレイで求めたしきい値電圧ばらつきの再考

^○寺田和夫，辻勝弘 (広島市大)

11:00 〜 11:15

▲ [19a-C8-8] Recovery Behaviors of |Vth| Shift of pFETs by High-Voltage OFF-State and ON-State Stress for Post-Fabrication SRAM Cell Stability Self-Improvement

^○Nurul Ezaila Alias¹，Anil Kumar¹，Takuya Saraya¹，Shinji Miyano²，Toshiro Hiramoto¹ (IIS, Univ. of Tokyo¹，STARC²)

11:15 〜 11:30

[19a-C8-9] 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつきの低減

^○水谷朋子¹，山本芳樹²，槇山秀樹²，篠原博文²，岩松俊明²，尾田秀一²，杉井信之²，平本俊郎¹ (東大生研¹，LEAP²)

11:30 〜 11:45

▲ [19a-C8-10] Performance Degradation Due to Drain-Induced Barrier Lowering in Ultra-Low Supply Voltage CMOS Circuits Operating in Subthreshold Region

^○鄭承旻，水谷朋子，平本俊郎 (東大生研)

11:45 〜 12:00

[19a-C8-11] Drain Induced Barrier Lowering (DIBL)のドレイン電圧依存性の解析

^○長尾光晋，水谷朋子，平本俊郎 (東大生研)

12:00 〜 12:15

[19a-C8-12] SRAMセル安定性指標パラメータの検討：ノイズマージンかVminか?

^○アニールクマール¹，更屋拓哉¹，宮野信治²，平本俊郎¹ (東大生研¹，STARC²)

一般セッション(口頭講演)

[19p-C8-1~18] 13.6 Siデバイス／集積化技術

2013年9月19日(木) 13:15 〜 18:30 C8 (TC3 2F-201)

△：奨励賞エントリー
▲：英語発表
▼：奨励賞エントリーかつ英語発表
空欄：どちらもなし

+全てマイスケジュールに登録

昼食　（12:15 〜 13:15）

13:15 〜 13:45

[19p-C8-1] 「応用物理学会優秀論文賞受賞記念講演」（30分）Single-Electron Stochastic Resonance Using Si Nanowire Transistors

^○西口克彦，藤原聡 (NTT物性基礎研)

13:45 〜 14:00

△ [19p-C8-2] Si/SiGe系MOS構造量子ポイントコンタクトの特性評価

^○神岡純¹，小寺哲夫^1,2,3，武田健太⁴，小幡利顕⁴，Waseem. M. Akhtar⁴，樽茶清悟^2,4,5，小田俊理¹ (東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST³，東大工⁴，理化学研究所⁵)

14:00 〜 14:15

△ [19p-C8-3] ホール輸送によるp型二重結合量子ドットの特性評価

^○山田宏¹，小寺哲夫^1,2,3，蒲原知宏¹，河野行雄¹，小田俊理¹ (東工大量子ナノエレ研セ¹，東大ナノ量子機構²，JST-PRESTO³)

14:15 〜 14:30

△ [19p-C8-4] チャージセンサのバックアクションによるシリコン量子ドット内電子励起の観測

^○堀部浩介¹，小寺哲夫^1,2,3，河野行雄¹，小田俊理¹ (東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST³)

14:30 〜 14:45

△ [19p-C8-5] 三角形状に配置したシリコン三重量子ドットのチャージセンシング

^○（M2）溝口来成¹，小寺哲夫^1,2,3，堀部浩介¹，河野行雄¹，荒川泰彦^2,4，小田俊理¹ (東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST³，東大生研⁴)

14:45 〜 15:00

[19p-C8-6] ダブルゲートSi単電子トランジスタにおけるExcited stateの特性変化

^○吉岡勇¹，内田貴史¹，佐藤光¹，有田正志¹，藤原聡²，高橋庸夫¹ (北大院情報¹，NTT物性研²)

15:00 〜 15:15

[19p-C8-7] 二重量子ドットSi単電子トランジスタにおける少数電子系の結合容量の評価

^○（M2）内田貴史¹，吉岡勇¹，有田正志¹，藤原聡²，高橋庸夫¹ (北大院情報¹，NTT物性基礎研²)

休憩　（15:15 〜 15:30）

15:30 〜 16:00

[19p-C8-8] 「応用物理学会解説論文賞受賞記念講演」（30分）ポストスケーリング技術の現状と期待される新展開

^○財満鎭明 (名大)

16:00 〜 16:15

[19p-C8-9] 数 nm-CMOS 素子用 2DSi 層の検討（III）：量子的閉じ込め効果の異方性

^○永田祐介¹，中原雄太¹，鈴木佑弥¹，青木孝¹，鮫島俊之²，水野智久¹ (神奈川大理¹，東京農工大工²)

16:15 〜 16:30

[19p-C8-10] 数nm-CMOS 素子用二次元Si 層の検討（IV）：光学特性の変調効果

^○鈴木佑弥¹，中原雄太¹，永田祐介¹，青木孝¹，水野智久¹，鮫島俊之² (神奈川大理¹，東京農工大工²)

16:30 〜 16:45

[19p-C8-11] 数nm-CMOS素子用二次元Si層の検討(Ⅴ)

^○中原雄太¹，永田祐介¹，鈴木佑弥¹，青木孝¹，鮫島俊之²，水野智久¹ (神奈川大理¹，東京農工大工²)

16:45 〜 17:00

△ [19p-C8-12] GaSb pMOSFETのMetal Source/Drainに向けたNi-GaSb/GaSbショットキー接合の低温における形成

^○西康一¹，金相賢¹，横山正史¹，横山春喜²，竹中充¹，高木信一¹ (東大¹，日本電信電話 NTTフォトニクス研究所²)

17:00 〜 17:15

△ [19p-C8-13] ソースドレイン直接トンネリングによるIII-V MOSFETの短チャネル化限界

^○（M1）大森正規¹，木場隼介¹，前川容佑¹，土屋英昭^1,3，鎌倉良成^2,3，森伸也^2,3，小川真人¹ (神戸大工¹，阪大工²，JST CREST³)

17:15 〜 17:30

[19p-C8-14] 単層MoS₂チャネルを用いたn-MOSFETの性能見積り

^○大橋匠¹，若林整²，角嶋邦之²，杉井信之²，西山彰²，片岡好則²，名取研二³，筒井一生²，岩井洋³ (東工大工学部¹，東工大総理工²，東工大フロンティア研³)

17:30 〜 17:45

[19p-C8-15] 不純物のイオン化エネルギー増大によるナノワイヤトランジスタの電気的特性に与える影響

^○黒澤裕也^1,2，角谷直哉¹，高橋綱己²，大橋輝之¹，小田俊理³，内田建^1,2 (東工大院理工電子物理¹，慶大理工²，東工大量子ナノ研セ³)

17:45 〜 18:00

[19p-C8-16] MOS界面における変位ポテンシャル上昇が超薄膜チャネルMOSFETのドレイン電流に与える影響

^○木場隼介¹，石田良馬¹，久保田結子¹，土屋英昭^1,3，鎌倉良成^2,3，森伸也^2,3，小川真人¹ (神戸大工¹，阪大工²，JST CREST³)

18:00 〜 18:15

[19p-C8-17] 短チャネルSi MOSFETの準バリスティック輸送パラメータの抽出

^○石田良馬¹，木場隼介¹，土屋英昭^1,3，鎌倉良成^2,3，森伸也^2,3，小川真人¹ (神戸大工¹，阪大工²，JST CREST³)

18:15 〜 18:30

[19p-C8-18] コア-シェルゲート構造によるショットキー障壁トンネルFETの特性改善

^○橋本修一郎¹，鹿浜康寛¹，渡邉孝信^1,2 (早大理工¹，早大ナノ機構²)

一般セッション(口頭講演)

[20a-C8-1~12] 13.6 Siデバイス／集積化技術

2013年9月20日(金) 09:00 〜 12:15 C8 (TC3 2F-201)

△：奨励賞エントリー
▲：英語発表
▼：奨励賞エントリーかつ英語発表
空欄：どちらもなし

+全てマイスケジュールに登録

09:00 〜 09:15

[20a-C8-1] 自己組織化リソグラフィによるコンタクトホール形成技術

^○川西絢子，清野由里子，菅野正洋，加藤寛和，佐藤寛暢，小林克稔，米満広樹，大村光広，笠原佑介，今村翼，櫻井典子，東司 (東芝)

09:15 〜 09:30

[20a-C8-2] 宇宙線中性子起因マルチセルアップセットのスケーリング則調査

作田賢志朗¹，^○安部晋一郎^1,2，渡辺幸信¹，原田諒³，橋本昌宜³，更田祐司⁴，上村大樹⁵ (九大院総理工¹，学振特別研究員²，阪大院情³，東大生研⁴，富士通セミコンダクタ⁵)

09:30 〜 09:45

△ [20a-C8-3] 室温硬化型樹脂による3D IC 内の機械応力低減に関する検討

^○木野久志¹，福島誉史²，小柳光正²，田中徹^1,3 (東北大院工¹，東北大未来研²，東北大院医工³)

09:45 〜 10:00

[20a-C8-4] シリコン太陽電池と赤外LEDからなる光電パワーアンプの開発

^○岡本研正，藤田順一，服部哲郎 (香川大工)

10:00 〜 10:15

[20a-C8-5] 恒久保存メモリ「デジタルロゼッタストーン」の加速耐湿性試験による保護膜の評価

^○松本健俊，赤井智喜，今井繁規，小林光 (阪大産研, CREST-JST)

10:15 〜 10:30

[20a-C8-6] 超小型球殻状タンパクを利用した積層ナノドット型フローティングゲートメモリの作製

^○上武央季^1,2，上沼睦典²，石河泰明^1,2，山下一郎^1,2，浦岡行治^1,2 (奈良先端大¹，CREST²)

休憩　（10:30 〜 10:45）

10:45 〜 11:00

[20a-C8-7] 浮遊ゲート型ポリシリコンチャネルFinFETフラッシュメモリ電気特性のゲート構造依存性

^○柳永勛，松川貴，遠藤和彦，大内真一，塚田順一，山内洋美，石川由紀，水林亘，森田行則，右田真司，太田裕之，昌原明植 (産総研)

11:00 〜 11:15

[20a-C8-8] TiNメタルゲートとポリシリコンゲートを用いたチャージトラップ型FinFETフラッシュメモリ電気特性の比較評価

^○柳永勛，松川貴，遠藤和彦，大内真一，塚田順一，山内洋美，石川由紀，水林亘，森田行則，右田真司，太田裕之，昌原明植 (産総研)

11:15 〜 11:30

▲ [20a-C8-9] Analysis of Photoresponse in SOI FinFET

^○（D）Dedy Putranto^1,3，遠藤和彦²，昌原明植²，佐藤弘明¹，小野篤史¹，Purnomo Priambodo³，Djoko Hartanto³，猪川洋¹ (静岡大電子研¹，産総研ナノエレ部門²，インドネシア大電気工³)

11:30 〜 11:45

[20a-C8-10] 熱特性モデル化による回路中のFinFET動作温度評価手法

^○（P）高橋綱己¹，小田俊理²，内田建¹ (慶大理工¹，東工大量子ナノ研セ²)

11:45 〜 12:00

[20a-C8-11] NBTストレス後の回復現象のメカニズム

^○与名本欣樹 (日立横研)

12:00 〜 12:15

[20a-C8-12] MOSFET C-Vカーブからの実効チャネル長の推定

^○辻勝弘，寺田和夫 (広島市大)

一般セッション(口頭講演)

[20p-C8-1~5] 13.6 Siデバイス／集積化技術

2013年9月20日(金) 13:15 〜 14:30 C8 (TC3 2F-201)

△：奨励賞エントリー
▲：英語発表
▼：奨励賞エントリーかつ英語発表
空欄：どちらもなし

+全てマイスケジュールに登録

昼食　（12:15 〜 13:15）

13:15 〜 13:30

▲ [20p-C8-1] KFM Measurement of Nano-Scale Selectively Doped Silicon Channel

^○Krzysztof Tyszka^1,2，Daniel Moraru¹，Takeshi Mizuno¹，Ryszard Jablonski²，Michiharu Tabe¹ (Shizudai¹，Warsaw Univ. Technol.²)

13:30 〜 13:45

▲ [20p-C8-2] Transport Spectroscopy of Dopant States in Randomly-Doped Single-Electron Transistors

^○（PC）Arup Samanta¹，ダニエルモラル¹，エルファンハミッド¹，葛屋陽平¹，レテアン²，水野武志¹，水田博^2,3，田部道晴¹ (静岡大¹，北陸先端科学技術大学院大²，サザンプトン大³)

13:45 〜 14:00

▲ [20p-C8-3] Ab - initio study of interactive-donor states of multiple P-atoms in Si nanoplates

^○Le The Anh¹，Arup Samanta²，ダニエルモラル²，水野武志²，マノハランムルガナタン¹，田部道晴²，水田博^1,3 (北陸先端大¹，静大電研²，サザンプトン大³)

14:00 〜 14:15

[20p-C8-4] Transport via dopant-quantum-dots fabricated by thermal diffusion through nano-masks

^○（P）Daniel Moraru¹，Arup Samanta¹，Le The Anh²，Takeshi Mizuno¹，Hiroshi Mizuta^2,3，Michiharu Tabe¹ (静大電研¹，JAIST²，サザンプトン大³)

14:15 〜 14:30

▲ [20p-C8-5] Observation of Individual Dopants in the Electrical Characteristics of Nanoscale pn Junctions

^○（D）Sri Purwiyanti^1,2，ダニエルモラル¹，水野武志¹，ジョコハルタント²，田部道晴¹ (静大¹，UI²)

セッション一覧

13．半導体A（シリコン） » 13.6 Siデバイス／集積化技術

[18p-P10-1~13] 13.6 Siデバイス／集積化技術

△ [18p-P10-2] 酸化濃縮基板へのSb ドーピングにより作製した極薄膜Ge-on-Insulator nMOSFETs

▲ [18p-P10-13] A DC-27 GHz -30 dB Isolation Tx/Rx Single Pole Double Throw (SPDT) Switch for Gaussian Monocycle Pulse Transmission

[19a-C8-1~12] 13.6 Siデバイス／集積化技術

△ [19a-C8-4] pMOSFETsにおけるチャネルへの歪印加によるランダム・テレグラフ・ノイズ低減の検討

△ [19a-C8-5] 高エネルギーイオンプローブを用いたSOI-SRAMソフトエラー発生率のBOX下生成電荷依存性

▲ [19a-C8-8] Recovery Behaviors of |Vth| Shift of pFETs by High-Voltage OFF-State and ON-State Stress for Post-Fabrication SRAM Cell Stability Self-Improvement

▲ [19a-C8-10] Performance Degradation Due to Drain-Induced Barrier Lowering in Ultra-Low Supply Voltage CMOS Circuits Operating in Subthreshold Region

[19p-C8-1~18] 13.6 Siデバイス／集積化技術

△ [19p-C8-2] Si/SiGe系MOS構造量子ポイントコンタクトの特性評価

△ [19p-C8-3] ホール輸送によるp型二重結合量子ドットの特性評価

△ [19p-C8-4] チャージセンサのバックアクションによるシリコン量子ドット内電子励起の観測

△ [19p-C8-5] 三角形状に配置したシリコン三重量子ドットのチャージセンシング

△ [19p-C8-12] GaSb pMOSFETのMetal Source/Drainに向けたNi-GaSb/GaSbショットキー接合の低温における形成

△ [19p-C8-13] ソースドレイン直接トンネリングによるIII-V MOSFETの短チャネル化限界

[20a-C8-1~12] 13.6 Siデバイス／集積化技術

△ [20a-C8-3] 室温硬化型樹脂による3D IC 内の機械応力低減に関する検討

▲ [20a-C8-9] Analysis of Photoresponse in SOI FinFET

[20p-C8-1~5] 13.6 Siデバイス／集積化技術

▲ [20p-C8-1] KFM Measurement of Nano-Scale Selectively Doped Silicon Channel

▲ [20p-C8-2] Transport Spectroscopy of Dopant States in Randomly-Doped Single-Electron Transistors

▲ [20p-C8-3] Ab - initio study of interactive-donor states of multiple P-atoms in Si nanoplates

▲ [20p-C8-5] Observation of Individual Dopants in the Electrical Characteristics of Nanoscale pn Junctions